rw [AIG.LawfulOperator.denote_mem_prefix (f := mkFullAdderCarry)]
case isTrue.hcin
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
w : Nat
aig : AIG α
curr : Nat
hcurr : curr ≤ w
cin origCin : aig.Ref
lhs rhs : aig.RefStream w
lhsExpr rhsExpr : BitVec w
assign : α → Bool
hleft : ∀ (idx : Nat) (hidx : idx < w), ⟦{ aig := aig, ref := lhs.getRef idx hidx }, assign⟧ = lhsExpr.getLsb idx
hright : ∀ (idx : Nat) (hidx : idx < w), ⟦{ aig := aig, ref := rhs.getRef idx hidx }, assign⟧ = rhsExpr.getLsb idx
hcin : ⟦{ aig := aig, ref := cin }, assign⟧ = BitVec.carry curr lhsExpr rhsExpr ⟦{ aig := aig, ref := origCin }, assign⟧
h✝ : curr < w
⊢ (xor ⟦{ aig := aig, ref := lhs.getRef curr h✝ }, assign⟧ ⟦{ aig := aig, ref := rhs.getRef curr h✝ }, assign⟧ &&
        ⟦{ aig := aig, ref := cin }, assign⟧ ||
      ⟦{ aig := aig, ref := lhs.getRef curr h✝ }, assign⟧ && ⟦{ aig := aig, ref := rhs.getRef curr h✝ }, assign⟧) =
    (lhsExpr.getLsb curr).atLeastTwo (rhsExpr.getLsb curr)
      (BitVec.carry curr lhsExpr rhsExpr
        ⟦{ aig := (mkFullAdderCarry aig { lhs := lhs.getRef curr h✝, rhs := rhs.getRef curr h✝, cin := cin }).aig,
            ref := { gate := origCin.gate, hgate := ⋯ } },
          assign⟧)
case isTrue.hcin
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
w : Nat
aig : AIG α
curr : Nat
hcurr : curr ≤ w
cin origCin : aig.Ref
lhs rhs : aig.RefStream w
lhsExpr rhsExpr : BitVec w
assign : α → Bool
hleft : ∀ (idx : Nat) (hidx : idx < w), ⟦{ aig := aig, ref := lhs.getRef idx hidx }, assign⟧ = lhsExpr.getLsb idx
hright : ∀ (idx : Nat) (hidx : idx < w), ⟦{ aig := aig, ref := rhs.getRef idx hidx }, assign⟧ = rhsExpr.getLsb idx
hcin : ⟦{ aig := aig, ref := cin }, assign⟧ = BitVec.carry curr lhsExpr rhsExpr ⟦{ aig := aig, ref := origCin }, assign⟧
h✝ : curr < w
⊢ (xor ⟦{ aig := aig, ref := lhs.getRef curr h✝ }, assign⟧ ⟦{ aig := aig, ref := rhs.getRef curr h✝ }, assign⟧ &&
        ⟦{ aig := aig, ref := cin }, assign⟧ ||
      ⟦{ aig := aig, ref := lhs.getRef curr h✝ }, assign⟧ && ⟦{ aig := aig, ref := rhs.getRef curr h✝ }, assign⟧) =
    (lhsExpr.getLsb curr).atLeastTwo (rhsExpr.getLsb curr)
      (BitVec.carry curr lhsExpr rhsExpr
        ⟦{ aig := aig, ref := { gate := origCin.gate, hgate := ?isTrue.hcin } }, assign⟧)

case isTrue.hcin
α : Type
inst✝² : BEq α
inst✝¹ : Hashable α
inst✝ : DecidableEq α
w : Nat
aig : AIG α
curr : Nat
hcurr : curr ≤ w
cin origCin : aig.Ref
lhs rhs : aig.RefStream w
lhsExpr rhsExpr : BitVec w
assign : α → Bool
hleft : ∀ (idx : Nat) (hidx : idx < w), ⟦{ aig := aig, ref := lhs.getRef idx hidx }, assign⟧ = lhsExpr.getLsb idx
hright : ∀ (idx : Nat) (hidx : idx < w), ⟦{ aig := aig, ref := rhs.getRef idx hidx }, assign⟧ = rhsExpr.getLsb idx
hcin : ⟦{ aig := aig, ref := cin }, assign⟧ = BitVec.carry curr lhsExpr rhsExpr ⟦{ aig := aig, ref := origCin }, assign⟧
h✝ : curr < w
⊢ origCin.gate < aig.decls.size