arm: make the PseudoLRU tags the default for the O3_ARM_v7aL2
arm: make the PseudoLRU tags the default for the O3_ARM_v7aL2

the Cortex-A15 has a random replacement policy for its L2 cache. see the
Cortex-A15 Technical Reference Manual 1.7 About the L2 memory system. this
patch makes the PseudoLRU tags the default for the ARM O3 CPU's L2 cache.

TUD-OS/gem5-dtu,powerjg/gem5-ci-test,rjschof/gem5,gedare/gem5,SanchayanMaity/gem5,markoshorro/gem5,powerjg/gem5-ci-test,gedare/gem5,aclifton/cpeg853-gem5,rallylee/gem5,kaiyuanl/gem5,gem5/gem5,briancoutinho0905/2dsampling,KuroeKurose/gem5,SanchayanMaity/gem5,austinharris/gem5-riscv,Weil0ng/gem5,markoshorro/gem5,Weil0ng/gem5,briancoutinho0905/2dsampling,zlfben/gem5,TUD-OS/gem5-dtu,KuroeKurose/gem5,cancro7/gem5,qizenguf/MLC-STT,kaiyuanl/gem5,SanchayanMaity/gem5,markoshorro/gem5,TUD-OS/gem5-dtu,aclifton/cpeg853-gem5,zlfben/gem5,kaiyuanl/gem5,rjschof/gem5,Weil0ng/gem5,aclifton/cpeg853-gem5,gedare/gem5,rallylee/gem5,Weil0ng/gem5,austinharris/gem5-riscv,zlfben/gem5,KuroeKurose/gem5,markoshorro/gem5,SanchayanMaity/gem5,cancro7/gem5,gem5/gem5,markoshorro/gem5,austinharris/gem5-riscv,kaiyuanl/gem5,TUD-OS/gem5-dtu,KuroeKurose/gem5,sobercoder/gem5,HwisooSo/gemV-update,HwisooSo/gemV-update,kaiyuanl/gem5,rjschof/gem5,TUD-OS/gem5-dtu,powerjg/gem5-ci-test,briancoutinho0905/2dsampling,briancoutinho0905/2dsampling,cancro7/gem5,rallylee/gem5,TUD-OS/gem5-dtu,powerjg/gem5-ci-test,qizenguf/MLC-STT,rjschof/gem5,KuroeKurose/gem5,rjschof/gem5,KuroeKurose/gem5,powerjg/gem5-ci-test,zlfben/gem5,cancro7/gem5,zlfben/gem5,kaiyuanl/gem5,aclifton/cpeg853-gem5,sobercoder/gem5,cancro7/gem5,Weil0ng/gem5,austinharris/gem5-riscv,sobercoder/gem5,rallylee/gem5,HwisooSo/gemV-update,Weil0ng/gem5,powerjg/gem5-ci-test,TUD-OS/gem5-dtu,SanchayanMaity/gem5,cancro7/gem5,gem5/gem5,gedare/gem5,rallylee/gem5,qizenguf/MLC-STT,HwisooSo/gemV-update,gedare/gem5,rjschof/gem5,gem5/gem5,rallylee/gem5,cancro7/gem5,markoshorro/gem5,aclifton/cpeg853-gem5,sobercoder/gem5,rjschof/gem5,austinharris/gem5-riscv,aclifton/cpeg853-gem5,qizenguf/MLC-STT,zlfben/gem5,qizenguf/MLC-STT,zlfben/gem5,briancoutinho0905/2dsampling,gedare/gem5,austinharris/gem5-riscv,aclifton/cpeg853-gem5,sobercoder/gem5,gem5/gem5,briancoutinho0905/2dsampling,markoshorro/gem5,briancoutinho0905/2dsampling,sobercoder/gem5,gem5/gem5,SanchayanMaity/gem5,rallylee/gem5,gedare/gem5,sobercoder/gem5,kaiyuanl/gem5,Weil0ng/gem5,HwisooSo/gemV-update,HwisooSo/gemV-update,KuroeKurose/gem5,HwisooSo/gemV-update,austinharris/gem5-riscv,SanchayanMaity/gem5,qizenguf/MLC-STT,qizenguf/MLC-STT,powerjg/gem5-ci-test,gem5/gem5